Formation Altium - 5 jours

• Concevoir un schéma électronique complet sous Altium Designer, incluant la gestion des connexions, la hiérarchie multi-feuilles et la validation par ERC.
• Créer une bibliothèque de composants personnalisée regroupant symboles schématiques, empreintes et modèles 3D.
• Paramétrer les règles de conception (DRC) et l'empilage de couches en fonction des contraintes électriques, mécaniques et de fabrication du projet.
• Réaliser le placement des composants et le routage manuel d'une carte, en appliquant les bonnes pratiques de gestion des couches, des plans de masse et des polygones.
• Mettre en œuvre les techniques de routage avancé : paires différentielles, accordage de longueur, impédance contrôlée et stratégies de routage mixtes.
• Valider une conception à l'aide des outils de DRC et de simulations.

JOURNÉE 1 - MATIN

• 1. Prise en main de l'environnement Altium et structure d'un projet - 3,5H
• 1.1 - Documents, hiérarchie, paramétrage (1h45)
• 1.2 - Saisie du schéma : placement des composants, propriétés, désignateurs, annotation (1h45)

JOURNÉE 1 - APRÈS-MIDI

• 2. Gestion des connexions et schémas hiérarchiques - 3,5H
• 2.1 - Nets, labels, bus, ports, net classes (1h15)
• 2.2 - Schémas hiérarchiques et multi-feuilles (1h)
• 2.3 - Vérification ERC, compilation du projet et correction des erreurs (1h15)

JOURNÉE 2 - MATIN

• 3. Architecture des bibliothèques et création des symboles - 3,5H
• 3.1 - Architecture des bibliothèques Altium : SchLib, PcbLib, bibliothèques intégrées (1h15)
• 3.2 - Création de symboles schématiques (1h30)
• 3.3 - Paramètres du composant et liaison symbole / empreinte / modèle (45min)

JOURNÉE 2 - APRÈS-MIDI

• 4. Empreintes, modèles 3D et maintenance de la bibliothèque - 3,5H
• 4.1 - Création d'empreintes (footprints) à partir de la documentation constructeur (1h45)
• 4.2 - Association des modèles 3D et vérification visuelle du composant (1h)
• 4.3 - Maintenance de la bibliothèque et intégration aux projets du stagiaire (45min)

JOURNÉE 3 - MATIN

• 5. Règles de conception (DRC) et empilage des couches - 3,5H
• 5.1 - Mise en place des design rules : contraintes électriques, mécaniques, priorités et portées (1h45)
• 5.2 - Définition de l'empilage (layer stack), plans de masse et d'alimentation (1h)
• 5.3 - Transfert schéma vers PCB et définition du contour de carte (45min)

JOURNÉE 3 - APRÈS-MIDI

• 6. Placement des composants et routage manuel - 3,5H
• 6.1 - Placement optimisé : contraintes mécaniques, thermiques et fonctionnelles (1h15)
• 6.2 - Routage manuel : traces, vias, largeurs, modes de routage interactif (1h15)
• 6.3 - Polygones, remplissages de cuivre et gestion des retours de masse (1h)

JOURNÉE 4 - MATIN

• 7. Routage interactif avancé et contraintes haute vitesse - 3,5H
• 7.1 - Routage interactif multi-traces et paires différentielles (1h15)
• 7.2 - Accordage de longueur (length tuning) (1h)
• 7.3 - Impédance contrôlée : calcul et paramétrage du stackup (1h15)

JOURNÉE 4 - APRÈS-MIDI

• 8. Stratégies de routage et techniques avancées - 3,5H
• 8.1 - Utilisation raisonnée du routeur automatique et stratégies mixtes (1h)
• 8.2 - ActiveRoute et gestion des rooms (1h15)
• 8.3 - Réutilisation de blocs routés et via stitching (1h15)

JOURNÉE 5 - MATIN

• 9. Vérification et simulation - 3,5H
• 9.1 - Vérification complète : DRC, analyse et traitement des violations (1h30)
• 9.2 - Simulation de circuits (TINA TI) : modèles et sources (1h)
• 9.3 - Analyses transitoire, AC et DC (1h)

JOURNÉE 5 - APRÈS-MIDI

• 10. Scripting Altium et synthèse du parcours - 3,5H
• 10.1 - Introduction au scripting Altium (DelphiScript / VBScript) : principe, API, exécution (1h15)
• 10.2 - Écriture et mise en œuvre d'un script utilitaire adapté aux besoins du stagiaire (1h30)
• 10.3 - Synthèse, auto-positionnement final et ressources pour la poursuite en autonomie (45min)

Les situations de handicap seront étudiées au cas par cas.